Wykład jest wprowadzeniem do projektowania układów cyfrowych przy użyciu
języka opisu sprzętu Verilog oraz ich implementacji na układach FPGA. W ramach
zajęć student nauczy się również metod testowania sprzętu oraz zapozna się z
podstawami formalnej weryfikacji układów cyfrowych.
**Wymagania:**
Wymagana jest wiedza na temat architektur systemów komputerowych, mile
widziana jest znajomość języka C i idąca za tym umiejętność programowania
niskopoziomowego.
**Zalecana literatura:**
Douglas J.Smith, HDL Chip Design: A Practical Guide for Designing,
Synthesizing & Simulating ASICs & FPGAs Using VHDL or Verilog
Samir Palnitkar, Verilog HDL (2nd Edition)
J. Bhasker, A Verilog HDL Primer, Third Edition
Donald Thomas, Logic Design and Verification Using SystemVerilog (Revised)
