Logika cyfrowa lato 2024/25

Język wykładowy Polski
Opiekun Marek Materzok
Liczba godzin 30 (wyk.) 30 (ćw-prac.)
Rodzaj Informatyczny inż.
ECTS 6
Polecany dla I roku Tak
Egzamin Tak

Opis przedmiotu:

Wykład jest wprowadzeniem do projektowania układów cyfrowych. Celem wykładu jest nauczenie zasad rządzących funkcjonowaniem elektroniki cyfrowej oraz typowych rozwiązań stosowanych przy projektowaniu układów. Wiedza zdobyta na wykładzie pomoże w zrozumieniu zasady działania mikroprocesorów i mikrokontrolerów oraz zasad rządzących programowalnymi układami logicznymi FPGA. #### Wymagania Wykład nie wymaga wcześniejszego zaliczenia innych przedmiotów. #### Program 1. Wprowadzenie do układów cyfrowych 2. Technologie implementacji układów cyfrowych 3. Elementy Veriloga jako języka opisu sprzętu 4. Optymalizacja funkcji logicznych 5. Układy arytmetyczne 6. Podstawowe układy kombinacyjne 7. Zatrzaski i przerzutniki 8. Automaty Moore'a i Mealy'ego 9. Układy sekwencyjne 10. Budowa prostego procesora #### Literatura * Fundamentals of Digital Logic with Verilog Design; Brown, Vranesic; McGraw-Hill * Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog (6th Edition); Mano, Ciletti; Pearson

Wykłady

Lista
Prowadzący Termin zajęć Limit Zapisani Kolejka
Marek Materzok
wt 16:00-18:00 (s. 139) 46 16 0

UWAGA! Wyższa liczba oznacza wyższy priorytet, po zapisaniu do grupy zostajemy usunięci z kolejek o niższym priorytecie.

Ćwiczenio-pracownie

Lista
Prowadzący Termin zajęć Limit Zapisani Kolejka
Marek Materzok
wt 18:00-20:00 (s. 137, 139) 18 7 0
Witold Charatonik
śr 14:00-16:00 (s. 5, 7) 18 8 0

UWAGA! Wyższa liczba oznacza wyższy priorytet, po zapisaniu do grupy zostajemy usunięci z kolejek o niższym priorytecie.


Konsultacje prowadzących:


Imię i nazwisko Pokój Konsultacje
Marek Materzok 336 Po uzgodnieniu przez e-mail
Witold Charatonik 347 wtorek 14-16 lub po indywidualnym uzgodnieniu terminu (semestr letni 2025)